Zynq+AD9361 SDR系统框图及说明
以下是基于AD9361内部结构和Zynq+AD9361 SDR系统的Mermaid框图及说明：
1. AD9361内部功能框图
模块功能说明
- LNA（低噪声放大器）：放大接收信号，降低噪声系数。
- 接收混频器：将射频信号下变频至基带或中频。
- LPF（低通滤波器）：滤除高频噪声，保留有效信号带宽。
- ADC：12位模数转换，将模拟信号转为数字信号。
- DAC：12位数模转换，将数字信号转为模拟信号。
- 发射混频器：将基带信号上变频至射频。
- PA（功率放大器）：放大发射信号功率。
- LO（本振）：提供混频所需的本地振荡频率。
- AGC：自动调整增益以优化信号动态范围。
- 校准模块：执行DC偏移校准、正交误差校准等。
- SPI接口：接收外部配置命令（如频率、带宽、增益等）。
数据收发流程
- 接收链路：
天线 → LNA → 混频器（下变频） → LPF → ADC → 数字接口输出至FPGA - 发射链路：
FPGA数字接口 → DAC → LPF → 混频器（上变频） → PA → 天线
2. 以下是Zynq + AD9361 SDR系统框图
1. 系统整体框图
graph TD
subgraph Zynq SoC
PS[Zynq PS<br>双核ARM Cortex-A9] -->|SPI控制| PL[Zynq PL<br>FPGA逻辑]
PL -->|LVDS接口| AD9361[AD9361 RF收发器]
AD9361 -->|差分信号| Balun_TX[巴伦（TX）]
AD9361 -->|差分信号| Balun_RX[巴伦（RX）]
Balun_TX -->|单端信号| PA[功率放大器 PA]
Balun_RX -->|单端信号| LNA[低噪声放大器 LNA]
PA --> Antenna_TX[发射天线]
LNA --> Antenna_RX[接收天线]
end
subgraph 外围器件
PS -->|参考时钟| CLK[时钟发生器]
PS -->|电源管理| PMIC[电源管理IC]
PS --> DDR[外部DDR3/DDR4]
PS --> ETH[以太网/USB]
Antenna_TX --> Filter_TX[射频滤波器]
Antenna_RX --> Filter_RX[射频滤波器]
end
ad9361和zynq连接示意
ad9361和天线通过巴伦TC1-1-13M+连接
对于在混频模式下使用AD9129且输出频率超过2.2 GHz的应用，用户可以考虑图9所示的电路。此电路采用宽带巴伦(例如4.0 GHz时为−3 dB)来为DAC输出提供直流偏置路径，其配置与图7所示范例相似。此电路是在评估板上实现，结果如图10所示。
基于Xilinx K7-410T的高速DAC之AD9129开发笔记（一）-电子发烧友网
2. 核心模块功能与巴伦的作用
(1) AD9361射频前端
- 差分信号接口：AD9361的发射（TX）和接收（RX）通道均采用差分信号接口（如TXA_P/N、RXA_P/N），用于与FPGA通过LVDS接口通信。
- 巴伦（Balun）的必要性：
- 信号转换：将AD9361的差分信号（平衡）转换为单端信号（不平衡），以便连接天线或射频滤波器。
- 阻抗匹配：例如，匹配AD9361的差分阻抗（如100Ω）与天线或滤波器单端阻抗（50Ω）。
- 共模抑制：抑制射频链路中的共模噪声，提升信噪比。
(2) 射频链路设计
发射链路（TX）：
AD9361差分输出 → 巴伦 → 功率放大器（PA） → 射频滤波器 → 发射天线
巴伦在此处将差分信号转换为单端信号，并优化功率传输效率。接收链路（RX）：
接收天线 → 射频滤波器 → 低噪声放大器（LNA） → 巴伦 → AD9361差分输入
巴伦将天线接收的单端信号转换为差分信号输入AD9361，减少噪声干扰。
(3) Zynq SoC的协同工作
- PL（FPGA逻辑）：实现数字信号处理（如DDC/DUC、FIR滤波）、SPI控制器、JESD204B接口等。
- PS（ARM处理器）：运行Linux系统，负责SPI配置AD9361、上层协议栈及数据管理。
- 通信接口：LVDS用于高速数据传输，SPI用于寄存器配置。
3. 外围关键器件
- 时钟发生器：提供AD9361和Zynq所需的低抖动参考时钟（如40MHz），确保收发同步。
- 电源管理IC（PMIC）：为AD9361和Zynq提供多路电源（如1.3V、2.5V、3.3V）。
- 射频滤波器：抑制带外干扰，优化射频性能（如SAW滤波器或LC滤波器）。
- DDR存储器：存储高速采样数据或运行程序。
4. 实际案例参考
- 创龙科技TLZ7xH-EVM评估板：
结合AD-FMCOMMS3-EBZ模块，通过FMC接口连接AD9361，射频前端设计中明确使用巴伦器件，实现QPSK调制和FM收音功能。 - 调试经验：
- 若巴伦设计不当（如未匹配阻抗或未隔直），可能导致信号损耗（如实测功率差异达6dB）。
- 发射链路中需为巴伦添加1.3V直流偏置，以避免信号衰减。
5. 总结
在Zynq + AD9361 SDR系统中，巴伦是射频前端不可或缺的器件，主要承担平衡-不平衡转换和阻抗匹配功能，确保差分信号与单端天线的兼容性。实际设计中需结合AD9361接口特性选择合适类型的巴伦（如集成芯片或分立设计），并通过仿真优化相位平衡度和插入损耗。完整系统框图应包含以下链路：
- 数字链路：Zynq PL ↔ LVDS ↔ AD9361
- 模拟链路：AD9361 ↔ 巴伦 ↔ PA/LNA ↔ 滤波器 ↔ 天线
具体设计可参考ADI官方评估板（如AD-FMCOMMS3-EBZ）和创龙科技的应用案例。
典型的HDL工程框图：
